近年來，半導體產業(yè)飛速發(fā)展，半導體制造企業(yè)在產量和規(guī)模上也不斷增長，應運而生的產品質量要求越來越高。半導體產業(yè)鏈可分為芯片設計、晶圓制造、封裝測試三大環(huán)節(jié)。在整個生產過程中，封裝檢測環(huán)節(jié)至關重要，因為檢測的精度和速度直接影響產品質量和生產效率。

傳統(tǒng)的半導體封裝檢測手段已經不能滿足如今高精度、高效率的檢測需求，行業(yè)期待更高技術水平的機器視覺檢測解決方案。在半導體生產過程中，機器視覺技術能夠對外觀缺陷、尺寸大小、定位、校準、質量等進行檢測和測量，大大節(jié)約人力成本，并提高生產效率。本文淺析四大?？怂箍蛋雽w封測解決方案，具體如下：

方案一

BGA自動化檢測方案

BGA錫球在芯片封裝中承擔電信號連接作用。隨著芯片尺寸的減小及功能需求的增加，芯片對錫球材料、球徑、高度及共面度等指標要求日趨嚴格，通常需要借助高精度的光學精密測量設備對芯片上錫球良率進行測量分析。

?檢測需求：

BGA檢測內容包括：Ball Coplanarity (CO)，Ball Pitch (PI)，Ball Offset (OX,OY)，Ball Height (BH)，Ball Width (WI)，Grid To Package Offset(GX,GY)，Warpage (WP)，Body Width (BX)，Body Height (BH)，詳細內容如下圖所示；

需要以人工方式抽檢出OK/NG產品；

需要高速的檢驗產品，從而跟上制程進度。

?解決方案：海克斯康半導體檢測專機OPTIV SPACE 3D 幻影HVI 550

幻影HVI 550采用HMS 3D多重傳感技術，通過精確識別和排除由發(fā)光部件引起的反射，革命性的3D多重技術（HMS）提供了無與倫比的精度；

幻影HVI 550帶有兩個HMS傳感器，可實現高速3D檢測和（5x5）24K UPH的檢測效率。該系統(tǒng)包括在線多個夾具，可最大限度地減少處理時間，并順利地轉移和分揀托盤；

該系統(tǒng)提供在線缺陷檢測站，可在檢測后自動將錯誤報警和不良產品分類到適當的托盤中；幻影HVI 550實現全自動化，還提供可選的卷帶模塊。

方案二

IC導線架檢測方案

導線架是集成電路的芯片載體，是一種借助于鍵合材料實現芯片內部電路引出端與外引線的電氣連接，是形成電氣回路的關鍵結構件。它起到了使集成電路和外部導線連接的橋梁作用，是產業(yè)中重要的基礎工件。因此，導線架不允許有缺料、熔接痕、斷裂、縮凹、變形、燒焦、劃傷等質量缺陷，這些缺陷都會影響引線框架的質量和使用壽命。

?檢測需求：

IC導線架檢測內容包括：整體尺寸，翹曲，歪斜，單元間距，引腳位置度，引腳平面度，壓印 (downset)位置度及平面度；

導線架零件尺寸小，容易受材質反光、表面雜質干擾影響測量結果；

測量密度高且重復性高，人工編程耗時。

?解決方案：?？怂箍蛋雽w離線型專機OPTIV SPACE 3D 雷霆HVO 250

雷霆HVO 250是一體化解決方案，配備了強大的工具，涵蓋 AOI、SPI和CMM 應用的檢測和測量；

雷霆HVO 250采用HMS 技術，可抑制高反光元件表面的反射光線，呈現出優(yōu)異的2D-3D圖像品質；

雷霆HVO 250滿足超高質量要求的應用，為半導體領域以及3C電子等行業(yè)提供高效測量的解決方案。

方案三

IC引腳檢測方案

IC芯片的引腳平面度直接影響著芯片的性能和使用。如果引腳平面度不良，芯片的功耗會增加，信號傳輸會延遲，甚至導致芯片失效。因此，在芯片制造和安裝過程中，必須對引腳平面度進行嚴格的檢測和控制。

?檢測需求：

IC芯片引腳檢測內容包括：Lead Coplanarity (CO)，Lead Standoff (ST)，Lead Pitch (PI)，Lead Skew (SK)，Lead Span (SP)，Lead Width (WI)，Length Deviation (LD)，Terminal Dimensions (TD)，Lead Slant (SL)，Lead Sweep (SW)，詳細內容見下圖；

引腳易移位，形變大影響測量結果。

?解決方案：?？怂箍礝PTIV SPACE XD

SPACE XD采用非接觸雙目檢測技術，實現復雜結構零件2D-3D的快速檢測，3D點云和2D圖片快速獲取并實現基于點云和圖片的形位公差的計算、分析和統(tǒng)計；

點云和影像檢測同一設備數據融合，提升檢測效率；

該設備可適用于半導體封裝器件的各類高度、平面度及外形尺寸等進行快速掃描及檢測。

Wafer bumping又稱晶圓凸塊，采用的是晶圓級封裝，是WLP（晶圓級封裝工藝）過程的關鍵工序。具體是指在晶圓的I/O端口的Pad上形成焊料凸塊的過程。

?檢測需求：

Wafer bumping檢測內容包括：bumping位置、長寬尺寸、bump&基板高度差與bump RT值；

光源角度的限制造成bump成像不好，邊界不清晰導致長寬數據失真；

接觸式測量bump&基板高度差與bump RT值，容易造成wafer刮傷。

?解決方案：?？怂箍礝PTIV ADVANCE PLUS

使用平行光使bump邊界清晰，以便測量bump的準確位置與長寬尺寸；

使用非接觸CWS傳感器，測量bump高度尺寸，且不造成wafer刮傷；

搭配PC-DMIS的OPTIV ADVANCE機器使用海克斯康多傳感器技術，無需更換機器或編寫多個程序，在一臺機器一個程序內，即可完成對bumping 2D&3D尺寸的程序化測量。

目前中國半導體產業(yè)仍存在著技術創(chuàng)新能力不足、產業(yè)鏈配套不完善、